列选通潜伏时间 tCL（CAS Latency）
当列地址发出以后就会触发数据传输，但是数据从存储单元到内存芯片 IO 接口上还需要一段时间，这段时间就是非常**的 CL(CAS Latency)，也就是列地址选通潜伏期（可能的选项：1.5/2/2.5/3），以时钟为单位。较低的CAS周期能减少内存的潜伏周期以提高内存的工作效率。因此只要能够稳定运行操作系统，我们应当尽量把CAS参数调低。反过来，如果内存运行不稳定，可以将此参数设大，以提高内存稳定性。（CL 只在读取时出现？？）
6. 时钟触发访问时间 tAC（Access Time from CLK）
由于芯片体积的原因，存储单元中的电容容量很小，所以信号要经过放大来保证其有效的识别性，这个放大/驱动工作由S-AMP负责，一个存储体对应一个S- AMP通道。但它要有一个准备时间才能保证信号的发送强度（事前还要进行电压比较以进行逻辑电平的判断），因此从数据I/O总线上有数据输出之前的一个时钟上升沿开始，数据即已传向S-AMP，也就是说此时数据已经被触发，经过一定的驱动时间终传向数据I/O总线进行输出，这段时间我们称之为 tAC（Access Time from CLK，时钟触发后的访问时间）。
7.附加延时 tAL （ Posted CAS Additive Latency ）
在 DDR 的发展中，提出了一个前置 CAS 的概念，目的是为了解决 DDR 中的指令冲突，它允许 CAS 信号紧随着 RAS 发送，相当于将 DDR 中的 CAS 前置了。 但是读/写操作并没有因此提前，依旧要保证足够的延迟/潜伏期，为此引入了 AL(Additive Latency)，单位也是时钟周期数。
Post CAS就是为了提高DDR2内存的利用效率而设定的，在PostCAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，但实际的CAS命令执行可以在附加延迟（Additive Latency，AL）后面。原来的tRCD（RAS到CAS延迟）被AL所取代，且AL可以在DDR的初始化时进行设置。由于CAS信号放在了RAS信号后面一个时钟周期，因此别的bank命令（RAS）和CAS信号就不会产生冲突了。使用AL与不使用AL的时序图如下：
AL使用Post CAS技术，在总线上发出CAS信号（读写/命令）后到这个指令实际被执行的延时。但是对于这个改进有两个地方值得注意的：
1、tRCD依然是存在的，这个是硬件的限制。而Post CAS技术改进的是命令的传输机制。可以这样理解的：Post CAS技术是对CAS信号指令提供一种芯片内部延时的机制，也可以理解为将CAS信号缓存AL时间后执行，这样不妨碍总线上的其他命令的发送。
2、Post CAS技术在单次的突发访问中是没有影响的，只有连续多次的突发访问才有性能的提升，但是对于内存操作一般不可能做单次的突发，就算程序这样做了硬件缓存机制也会做多次的突发。
