信号完整性测试，JTAG检测
状态寄存器
状态寄存器（S0~S7）又叫状态端口，它保存的是5个输入（S3~S7）管脚的逻辑状态，S0~S2位不与管脚对应。除了S0以外，状态寄存器是 只读的，读出数据信息是状态端口管脚上的逻辑状态。S0是支持EPP传输并口的超时标志信息，可以用软件方法清零。在许多并口中，状态输入接有上拉电阻。 状态端口对应的管脚是Pin10~Pin13、Pin15。状态寄存器定义如表10-3所示。
表10-3 PC并口状态寄存器定义
bit
对应并口管脚
信 号 名
信 号 源
是否倒相
0
Time-Out
1
未使用
2
3
Pin15
nError(nFault)
外设
否
4
Pin13
Select
5
Pin12
PaperEnd
6
Pin10
nAck
7
Pin11
Busy
是
3）控制寄存器
控制寄存器（C0~C8）又叫控制端口，它保存了C0~C3的4位的控制信息，C4~C7不与管脚对应，这些位一般被用来输出；但在大多数SPP并 口中，控制位为集电极开路/漏极开路模式，也就是说，它们同样可以用作输入。要从控制位上读取外部逻辑信号，首先将相应的输出写入"1"，然后读取控制寄 存器的值即可。但是，为了提高交换速度，大多数支持EPP和ECP模式的并口，控制位工作在不能用作输入的推拉模式下。在一些多模式接口中，控制位采用的 是改进型的推拉模式，可以用作输入。控制端口对应的管脚是Pin1、Pin14、Pin16和Pin17。控制寄存器定义如表10-4所示。
表10-4 PC并口控制寄存器定义
Pin1
nStrobe
PC
Pin14
nAutoLF
Pin16
nInit
Pin17
nSelectIn
IRQ
10.2.3 简易JTAG线缆原理图
图10-3及图10-4分别是我自己制作的简易JTAG线缆的原理图和外观图。
10.2.4 简易JTAG线缆烧写连接图（见图10-5）
自制简易JTAG线缆连接方式如图10-5所示。
