pcie2.0x16 眼图测试

pcie2.0x16 眼图测试 物理层一致性测试

传统的源同步时钟总线系统般多采用并行单端信号，典型幅度在从 TTL-5V,CMOS- 3.3V/1.8V 左右。在设计和测试上遇到的信号完整性问题主要是反射和串扰，经常强调如何有效利用示波器的触发功能进行定位和捕获并分析,对示波器的波形捕获率及毛刺触发和建立/保持触发等能力均有很高要求。更高的波形捕获率可以更快更容易地发现和检测到波形中的异常和毛刺。通过快速和有效地波形捕获，发现或看到异常后则可以用示波器的些触发功能进行定位并分析。除了常规的毛刺或建立/保持之类的触发功能外，近年的些示波器产品还提供了简捷易用的区域触发功能，通过设定个区域并判定其与波形的关系让示波器自动捕获。